SEMICONDUCTOR DEVICE

Patent Number:

JP2271674

Publication date:

1990-11-06

Inventor(s):

GOTO MAKIO

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

☐ JP2271674

Application Number: JP19890094103 19890413

Priority Number(s):

IPC Classification:

H01L29/784; H01L27/088

EC Classification:

Equivalents:

JP2773221B2

Abstract

PURPOSE:To improve resistance to static electricity and hence provide a high quality integrated circuit by providing a region, where no silicide is formed only on a drain part of an output transistor Tr of the integrated circuit.

CONSTITUTION: There are provided separate regions I and II as indicated by a broken line, the region II designating an internal Tr, the region I an output part Tr. As evidenced from the figure, in the region II a source-drain region 107 is wholly covered with Ti silicide 108, while in the region I a source 107 is wholly covered with Ti silicide but a drain 107' includes a region where no silicide 108 is provided. Thereby, satisfactory resistance, is formed between a wiring material and a source-drain end, presenting a very strong structure against static electricity.

Data supplied from the esp@cenet database - 12

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-271674

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成2年(1990)11月6日

29/784 27/088 H 01 L

8422-5 F 7735-5 F 29/78 3 0 1

27/08

102

未請求 請求項の数 1 (全3頁)

69発明の名称 半導体装置

> 頭 平1-94103 ②特

20出 頤 平1(1989)4月13日

万亀雄 明者 後藤 @発

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

セイコーエブソン株式 る出 頭

東京都新宿区西新宿2丁目4番1号

会社

外1名 弁理士 鈴木 喜三郎 個代 理 人

明

1. 発明の名称

半導体装置

2. 特許請求の範囲

ゲート電極及びソース・ドレイン領域に選択的 にシリサイドを形成したTrを多数具備した集積 回路において、前記集積回路の出力Tェのドレイ ン部のみにシリサイドを形成しない領域を設ける ことを特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置、詳しくはサリサイドTr を多数具備した集積回路の出力部の構造に関する。 [従来の技術]

近年、半導体素子の微細化に伴い、ソース・ド レイン領域を形成する不純物拡散層を極めて浅く つくりこむ必要が出てきた。ところが不能物拡散 層を浅くすることは、ソース・ドレイン領域の高 抵抗化につながり、Trの電流駆動能力を著しく 劣化させる原因となる。このような問題を解決す るために、ソース・ドレイン及びゲート電極上に 選択的にシリサイドを形成し、前述したソース・ ドレイン領域の抵抗を極めて低くした、いわゆる サリサイド構造のTrが提案された。

[発明が解決しようとする課題]

しかし、前述の従来技術、つまりサリサイドT rは、静電気に対して極めて弱いという課題を有

一般に、集積回路の静電気耐性は、入出力部の 静電気に対する強さで決定される。入力部は保護 抵抗等の手段により静電保護が行われるが、出力 部は通常、静電保護は行われない。

出力Trの静電気に対する強さは、配線材から ら、ドレイン端(ゲート電極側)までの抵抗によ り決定される。(この抵抗が小さいと、静電破壊 を起こし易い。)

サリサイドTェはソース・ドレイン抵抗を極端

に下げるために、静電気には弱くなる。

本発明は、このような課題を解決するもので、 その目的は、サリサイドT r を具備した集積回路 の静電気耐性を改善し、高品質な集積回路を提供 することにある。

[課題を解決するための手段]

本発明の半導体装置は、サリサイドTrを多数 具備した集積回路において、前記集積回路の出力 Trのドレイン部のみにシリサイドを形成しない 領域を設けることを特徴とする。

〔実 施 例〕

以下図面に基づき、本発明の実施例を詳細に説明する。

第1図(a)と(b)及び(c)は、それぞれ本発明による半導体装置を表わす断面図、平面図であって、101はP型Si基板、102は素子分離用酸化腠、103はゲート酸化腠、104は高濃度リンがドープされた多結晶Siからなるゲート電極、105は低濃度n型不純物拡散層、106はサイドウォールスペーサー、107は高濃

度不純物拡散層(ソース107;ドレイン107 ・)、108はTiシリサイド、109は層間絶 緑用酸化膜、110は配線材料用AДである。 尚、第1図は破線で示したように領域(I)と領 域(Ⅱ)に分離される。領域(Ⅱ)は内部のTr を表わし、領域(1)は出力部のTrを表わす。 図で明らかなように領域(Ⅱ)においてはソース ・ドレイン領域107上はすべてTiシリサイド 108によりおおわれている。

一方、領域 (1) においては、ソース107'
- 上はすべてTiシリサイドにおおわれているがドレイン107'上にはTiシリサイド108が設けられていない領域を有する。

第1図(b)、(c)は本発明の半導体装置の 平面図を表わすものであり、(b)のようにドレ イン部の一部にスリット状にシリサイドを形成し ない領域を設けてもよいし、(c)のように、正 方形状にシリサイド領域を形成し、他のドレイン 領域にはシリサイドを形成しないようにしてもか まわない。

ただ、このシリサイド領域は、A』あるいはバリアメタル等の配線材との接触には不可欠である。

次に本発明の半導体装置の製造方法について、簡単に示す。

- 1)101~106は公知の技術を用いて形成した後に、全面に100~300Åの酸化膜を化学的気相成長法で形成する。
- 2) As あるいはP等の高濃度N型不純物をイオン注入し、電気炉あるいはハロゲンランプにてアニールを行い、ソース・ドレイン領域107(ソース107'、ドレイン107')を形成する。
 3) フォトレジストバターンを用い、前記領域(I) のドレイン107'領域の一部を残して前記100~300人の酸化膜を希HFでエッチング除去する。
- 4) 全面にTiを400~600Aスパッタ法で 形成した後に、ハロゲンランプを用い700℃前 後でアニールを行う。この時、ゲート電極104 上、及びソース・ドレイン領域107上にはTi シリサイドが形成されるが、領域(1)では、ド

レイン領域107。の一部に100~300点の 酸化膜を残した部分にはTiシリサイドは形成されない。

また、前記素子分離用酸化膜102上、サイドウォールスペーサー106上にもTiシリサイドは形成されない。

- 5) 過酸化水素・アンモニアの水溶液を用い前記 未反応のTiを選択除去する。
- 6) 再びハロゲンランプを用い、800℃前後の温度でアニールを行った後に、化学的気相成長法で層間絶縁用酸化膜109を形成し、コンタクトホール形成後、配線材料用A 110をスパッタ法で形成しパターニングを行うことで本発明の半導体装置は完成する。

(発明の効果)

以上述べたように、本発明によれば、配線材料とドレイン端部間に十分な抵抗が得られるため、 静電気に対しては極めて強い構造を提供できると いう効果を有する。

4. 図面の簡単な説明

第1図(a)は本発明の半導体装置の実施例の 断面図を示し、第1図(b)及び(c)は本発明 の半導体装置の実施例の平面図を示す。

1 0 1 · · · P型S i 基板

102・・・素子分離用酸化膜

103・・・ゲート酸化膜

104・・・ゲート電極

105・・・低濃度不純物拡散層

106・・・サイドウォールスペーサー

107・・・高濃度不純物拡散層


(107' -- ソース、107'

…ドレイン)

108・・・Tiシリサイド


109・・・層間絶縁用酸化膜

110・・・配線材料用AQ



第1图(1)

以上



第1团 (4)